按相关排序
全部格式
1-8页
时间不限
只看优质
只看可投资
展开
排序：
相关 最多阅读 最新上传
格式：
全部 doc pdf ppt xls txt 豆单
页数：
全部 1-8页 9-100页 100页以上
时间：
全部 2024年 2023年 2022年及以前
4
Verilog HDL.doc
Verilog HDL2010 03 31 11：57 P M Verilog HDL是目前应用最为广泛的硬件描述语言 Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述 Verilog HDL进行设计最大的优点是其工艺无关性 这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路 Verilog HDL是一种硬件描述语言 hardware description language ，为了制
收藏到书房
6
verilog应用.doc
verilog应用——所有资料文档均为本人悉心收集，全部是文档中的精品，绝对值得下载收藏！
收藏到书房
3
verilog秒表代码.doc
modulestopwatch(clk,out,reset,cin,ocom,count); output[3:0] ocom; output[7:0] out; output count; inpu
收藏到书房
3
Verilog HDL 关键字.xlsx
Verilog HDL 关键字
收藏到书房
7
verilog时钟程序.docx
verilog时钟程序verilog时钟程序verilog时钟程序
收藏到书房
4
Verilog测量宽度.doc
Verilog实用代码
收藏到书房
3
Verilog并行CRC校验.txt
并行CRC校验
收藏到书房
2
verilog实现60计数器.doc
verilog实现60计数器verilog实现60计数器verilog实现60计数器
收藏到书房
5
Verilog编写实战技巧.txt
assignwrite_strobe assigncontrol_reg_en assignwrite_strobe begintransfer;assignstop_strobe_0 write_s
收藏到书房
1
常系数乘法器Verilog.txt
moduleff_const_mul(din, dout); parameter CONST 15´h0CE7;input [`M-1:0] din; output [`M-1:0] dout; wi
收藏到书房

向豆丁求助：有没有Verilog?

95%的用户最终下载了:
相关搜索
如要投诉违规内容，请联系我们按需举报；如要提出意见建议，请到社区论坛发帖反馈。